Questo libro propone la progettazione e l'architettura di un processore dual-core in pipeline dinamicamente scalabile. La metodologia di progettazione consiste nella fusione dei due processori, in cui due core indipendenti possono trasformarsi dinamicamente in un'unità di elaborazione più grande, oppure possono essere utilizzati come elementi di elaborazione distinti per ottenere elevate prestazioni sequenziali e parallele. Il processore offre due modalità di esecuzione. La modalità 1 è una modalità multiprogrammazione per l'esecuzione di flussi di istruzioni con larghezza di dati inferiore, ovvero ogni core può eseguire operazioni a 16 bit individualmente. In questa modalità le prestazioni sono migliorate grazie all'esecuzione parallela delle istruzioni in entrambi i core, a scapito dell'area. Nella modalità 2, entrambi i core di elaborazione sono accoppiati e si comportano come un'unica unità di elaborazione con larghezza di dati elevata, ovvero possono eseguire operazioni a 32 bit. Per realizzare questa modalità è necessaria una comunicazione aggiuntiva tra i core. La modalità può cambiare dinamicamente; pertanto, questo processore può fornire multifunzionalità con un unico design. La progettazione e la verifica del processore sono state eseguite con successo utilizzando Verilog sulla piattaforma Xilinx 14.1. Il processore è stato verificato sia in simulazione che in sintesi con l'aiuto di programmi di test.
"synopsis" may belong to another edition of this title.
Seller: Grand Eagle Retail, Bensenville, IL, U.S.A.
Paperback. Condition: new. Paperback. Questo libro propone la progettazione e l'architettura di un processore dual-core in pipeline dinamicamente scalabile. La metodologia di progettazione consiste nella fusione dei due processori, in cui due core indipendenti possono trasformarsi dinamicamente in un'unita di elaborazione piu grande, oppure possono essere utilizzati come elementi di elaborazione distinti per ottenere elevate prestazioni sequenziali e parallele. Il processore offre due modalita di esecuzione. La modalita 1 e una modalita multiprogrammazione per l'esecuzione di flussi di istruzioni con larghezza di dati inferiore, ovvero ogni core puo eseguire operazioni a 16 bit individualmente. In questa modalita le prestazioni sono migliorate grazie all'esecuzione parallela delle istruzioni in entrambi i core, a scapito dell'area. Nella modalita 2, entrambi i core di elaborazione sono accoppiati e si comportano come un'unica unita di elaborazione con larghezza di dati elevata, ovvero possono eseguire operazioni a 32 bit. Per realizzare questa modalita e necessaria una comunicazione aggiuntiva tra i core. La modalita puo cambiare dinamicamente; pertanto, questo processore puo fornire multifunzionalita con un unico design. La progettazione e la verifica del processore sono state eseguite con successo utilizzando Verilog sulla piattaforma Xilinx 14.1. Il processore e stato verificato sia in simulazione che in sintesi con l'aiuto di programmi di test. This item is printed on demand. Shipping may be from multiple locations in the US or from the UK, depending on stock availability. Seller Inventory # 9786209233258
Seller: California Books, Miami, FL, U.S.A.
Condition: New. Seller Inventory # I-9786209233258
Seller: BuchWeltWeit Ludwig Meier e.K., Bergisch Gladbach, Germany
Taschenbuch. Condition: Neu. This item is printed on demand - it takes 3-4 days longer - Neuware 68 pp. Italienisch. Seller Inventory # 9786209233258
Quantity: 2 available
Seller: Books Puddle, New York, NY, U.S.A.
Condition: New. Seller Inventory # 26405258708
Seller: Majestic Books, Hounslow, United Kingdom
Condition: New. Print on Demand. Seller Inventory # 407928331
Quantity: 4 available
Seller: Biblios, Frankfurt am main, HESSE, Germany
Condition: New. PRINT ON DEMAND. Seller Inventory # 18405258718
Quantity: 4 available
Seller: CitiRetail, Stevenage, United Kingdom
Paperback. Condition: new. Paperback. Questo libro propone la progettazione e l'architettura di un processore dual-core in pipeline dinamicamente scalabile. La metodologia di progettazione consiste nella fusione dei due processori, in cui due core indipendenti possono trasformarsi dinamicamente in un'unita di elaborazione piu grande, oppure possono essere utilizzati come elementi di elaborazione distinti per ottenere elevate prestazioni sequenziali e parallele. Il processore offre due modalita di esecuzione. La modalita 1 e una modalita multiprogrammazione per l'esecuzione di flussi di istruzioni con larghezza di dati inferiore, ovvero ogni core puo eseguire operazioni a 16 bit individualmente. In questa modalita le prestazioni sono migliorate grazie all'esecuzione parallela delle istruzioni in entrambi i core, a scapito dell'area. Nella modalita 2, entrambi i core di elaborazione sono accoppiati e si comportano come un'unica unita di elaborazione con larghezza di dati elevata, ovvero possono eseguire operazioni a 32 bit. Per realizzare questa modalita e necessaria una comunicazione aggiuntiva tra i core. La modalita puo cambiare dinamicamente; pertanto, questo processore puo fornire multifunzionalita con un unico design. La progettazione e la verifica del processore sono state eseguite con successo utilizzando Verilog sulla piattaforma Xilinx 14.1. Il processore e stato verificato sia in simulazione che in sintesi con l'aiuto di programmi di test. This item is printed on demand. Shipping may be from our UK warehouse or from our Australian or US warehouses, depending on stock availability. Seller Inventory # 9786209233258
Quantity: 1 available
Seller: buchversandmimpf2000, Emtmannsberg, BAYE, Germany
Taschenbuch. Condition: Neu. This item is printed on demand - Print on Demand Titel. Neuware VDM Verlag, Dudweiler Landstraße 99, 66123 Saarbrücken 68 pp. Italienisch. Seller Inventory # 9786209233258
Quantity: 1 available
Seller: AHA-BUCH GmbH, Einbeck, Germany
Taschenbuch. Condition: Neu. nach der Bestellung gedruckt Neuware - Printed after ordering. Seller Inventory # 9786209233258
Quantity: 2 available
Seller: preigu, Osnabrück, Germany
Taschenbuch. Condition: Neu. Processore RISC dual core con hardware configurabile tramite VERILOG | Nishant Kumar (u. a.) | Taschenbuch | Italienisch | 2025 | Edizioni Sapienza | EAN 9786209233258 | Verantwortliche Person für die EU: preigu GmbH & Co. KG, Lengericher Landstr. 19, 49078 Osnabrück, mail[at]preigu[dot]de | Anbieter: preigu Print on Demand. Seller Inventory # 134231864
Quantity: 5 available