Conceptions VLSI tolérantes aux variations de processus (French Edition)

Les portes dynamiques constituent un excellent choix pour la conception de modules haute performance dans les microprocesseurs modernes. Leur seule limite réside dans leur marge de bruit relativement faible par rapport à celle des portes CMOS standard. Traditionnellement, ce problème a été résolu en utilisant un circuit de maintien pMOS qui compense le courant de fuite du réseau nMOS de mise à la masse. Dans les noeuds technologiques antérieurs, le circuit de maintien pouvait améliorer la fiabilité des portes dynamiques avec une perte de performance mineure. Cependant, les tendances à la miniaturisation agressive de la technologie CMOS, associées à des niveaux croissants de variations de processus, ont réduit l'efficacité de l'approche traditionnelle par circuit de maintien. Ce problème est plus grave dans les portes dynamiques à large fan-in en raison du grand nombre de dispositifs nMOS présentant des fuites connectés au noeud dynamique. Dans ce travail, une porte OU dynamique à large fan-in tolérante aux variations de processus est proposée, avec deux nouvelles conceptions de circuits de maintien capables de réduire la contention entre le circuit de maintien et le PDN et, par conséquent, de réduire la dissipation de puissance et le retard.