Nouvelle conception de l'optimisation de la puissance et de la surface dans un circuit séquentiel (French Edition)

En raison de sa faible dissipation d'énergie, de sa simplicité de mise en œuvre et de sa grande efficacité, la logique CMOS (complementary metal-oxide semiconductor) est devenue la technologie préférée pour la conception numérique VLSI. Contrairement aux familles logiques précédentes qui souffraient de courants de polarisation continus et de problèmes de fuite, la logique CMOS a apporté une amélioration majeure. Avec l'évolution des VLSI, des caractéristiques telles qu'une vitesse plus élevée, une puissance plus faible, une meilleure fiabilité et une surface plus petite ont entraîné des changements majeurs dans les tendances de fabrication. L'émergence de styles logiques tels que le pseudo-NMOS, le DCVSL, le PTL et le DPTL a encore remodelé l'industrie. Dans tout circuit numérique, les principaux facteurs de conception sont la puissance, la vitesse, la surface, l'immunité au bruit et le coût, ce qui nécessite souvent des compromis judicieux. Si la logique Domino est largement adoptée en raison de sa vitesse élevée et de sa surface compacte, elle souffre d'une consommation d'énergie élevée et d'une sensibilité au bruit. Pour surmonter ces limitations, des techniques de conception améliorées sont nécessaires.