Procesador RISC de doble n?cleo con hardware configurable mediante VERILOG

Este libro propone el dise?o y la arquitectura de un procesador de doble n?cleo en pipeline din?micamente escalable. La metodolog?a del dise?o consiste en la fusi?n de dos procesadores, en la que dos n?cleos independientes pueden transformarse din?micamente en una unidad de procesamiento m?s grande, o pueden utilizarse como elementos de procesamiento distintos para lograr un alto rendimiento secuencial y un alto rendimiento paralelo. El procesador ofrece dos modos de ejecuci?n. El modo 1 es un modo multiprogramado para la ejecuci?n de flujos de instrucciones de menor ancho de datos, es decir, cada n?cleo puede realizar operaciones de 16 bits de forma individual. El rendimiento mejora en este modo gracias a la ejecuci?n paralela de instrucciones en ambos n?cleos, a costa del ?rea. En el modo 2, ambos n?cleos de procesamiento se acoplan y se comportan como una ?nica unidad de procesamiento de alto ancho de datos, es decir, pueden realizar operaciones de 32 bits. Para hacer realidad este modo, se necesita una comunicaci?n adicional entre n?cleos. El modo puede cambiar din?micamente, por lo que este procesador puede ofrecer multifuncionalidad con un dise?o ?nico. El dise?o y la verificaci?n del procesador se han realizado con ?xito utilizando Verilog en la plataforma Xilinx 14.1. El procesador se ha verificado tanto en simulaci?n como en s?ntesis con la ayuda de programas de prueba. Sprache: Spanisch Gewicht in Gramm: 125.…