Simulation de la conception structurelle d'un protocole de bus haute performance avancé

Shruti Bhargava Choubey (u. a.)

ISBN 10: 6204286447 / ISBN 13: 9786204286440

Published by Editions Notre Savoir, 2021

About this Item

Simulation de la conception structurelle d'un protocole de bus haute performance avancé | Shruti Bhargava Choubey (u. a.) | Taschenbuch | Französisch | 2021 | Editions Notre Savoir | EAN 9786204286440 | Verantwortliche Person für die EU: preigu GmbH & Co. KG, Lengericher Landstr. 19, 49078 Osnabrück, mail[at]preigu[dot]de | Anbieter: preigu.

Seller Inventory # 120838236

Bibliographic Details

• Title: Simulation de la conception structurelle d'un protocole de bus haute performance avancé
• Publisher: Editions Notre Savoir
• Publication Date: 2021
• Language: French
• ISBN 10: 6204286447
• ISBN 13: 9786204286440
• Binding: Taschenbuch
• Condition: Neu
• Dimensions: 220W x 150H x 5D millimeters 220 millimeters width by 150 millimeters height by 5 millimeters depth
• Weight: 131 grams
• Seller catalogs:
  • Bücher

About this title

Synopsis

Les problèmes actuels dans les industries sont dus à l'absence de transfert de données approprié entre les cœurs IP sur le système sur puce (SOC). Ces derniers jours, le développement des puces SOC et des noyaux IP réutilisables a reçu une priorité plus élevée en raison de son moindre coût et de la réduction de la période de mise sur le marché. C'est ainsi que se pose la question majeure et très sensible de l'interfaçage de ces cœurs IP. Ces interfaces jouent un rôle vital dans le SOC et doivent être soignées en raison de la communication entre les propriétés des cœurs IP. La communication entre les différents cœurs IP doit avoir un flux de données sans perte et doit également être flexible pour le concepteur. Pour résoudre ce problème, les bus de protocole standard sont utilisés afin d'interfacer les deux noyaux IP. Ici, la perte de données dépend des normes des protocoles utilisés. La plupart des cœurs IP d'ARM utilisent l'AMBA (Advanced Micro controller Bus Architecture) qui possède le AHB (Advanced High-Performance Bus). Ce bus a ses propres avantages et sa propre flexibilité. Une interface AHB complète est utilisée pour les maîtres de bus, les blocs de mémoire sur puce, les interfaces de mémoire externe, les périphériques à large bande passante avec interfaces FIFO et les périphériques esclaves DMA.