Conceptions VLSI tolrantes aux variations de processus (Paperback)

Vikas Mahor

ISBN 10: 6209965296 / ISBN 13: 9786209965296

Published by Editions Notre Savoir, 2026

About this Item

Paperback. Les portes dynamiques constituent un excellent choix pour la conception de modules haute performance dans les microprocesseurs modernes. Leur seule limite reside dans leur marge de bruit relativement faible par rapport a celle des portes CMOS standard. Traditionnellement, ce probleme a ete resolu en utilisant un circuit de maintien pMOS qui compense le courant de fuite du reseau nMOS de mise a la masse. Dans les noeuds technologiques anterieurs, le circuit de maintien pouvait ameliorer la fiabilite des portes dynamiques avec une perte de performance mineure. Cependant, les tendances a la miniaturisation agressive de la technologie CMOS, associees a des niveaux croissants de variations de processus, ont reduit l'efficacite de l'approche traditionnelle par circuit de maintien. Ce probleme est plus grave dans les portes dynamiques a large fan-in en raison du grand nombre de dispositifs nMOS presentant des fuites connectes au noeud dynamique. Dans ce travail, une porte OU dynamique a large fan-in tolerante aux variations de processus est proposee, avec deux nouvelles conceptions de circuits de maintien capables de reduire la contention entre le circuit de maintien et le PDN et, par consequent, de reduire la dissipation de puissance et le retard. This item is printed on demand. Shipping may be from multiple locations in the US or from the UK, depending on stock availability.

Seller Inventory # 9786209965296

Bibliographic Details

• Title: Conceptions VLSI tolrantes aux variations de processus (Paperback)
• Publisher: Editions Notre Savoir
• Publication Date: 2026
• Language: French
• ISBN 10: 6209965296
• ISBN 13: 9786209965296
• Binding: Paperback
• Condition: new

About this title

Synopsis

Les portes dynamiques constituent un excellent choix pour la conception de modules haute performance dans les microprocesseurs modernes. Leur seule limite réside dans leur marge de bruit relativement faible par rapport à celle des portes CMOS standard. Traditionnellement, ce problème a été résolu en utilisant un circuit de maintien pMOS qui compense le courant de fuite du réseau nMOS de mise à la masse. Dans les noeuds technologiques antérieurs, le circuit de maintien pouvait améliorer la fiabilité des portes dynamiques avec une perte de performance mineure. Cependant, les tendances à la miniaturisation agressive de la technologie CMOS, associées à des niveaux croissants de variations de processus, ont réduit l'efficacité de l'approche traditionnelle par circuit de maintien. Ce problème est plus grave dans les portes dynamiques à large fan-in en raison du grand nombre de dispositifs nMOS présentant des fuites connectés au noeud dynamique. Dans ce travail, une porte OU dynamique à large fan-in tolérante aux variations de processus est proposée, avec deux nouvelles conceptions de circuits de maintien capables de réduire la contention entre le circuit de maintien et le PDN et, par conséquent, de réduire la dissipation de puissance et le retard.