Red basada en SDM modificada en chip

Amar Babu

ISBN 10: 620428388X / ISBN 13: 9786204283883

Published by Ediciones Nuestro Conocimiento Nov 2021, 2021

About this Item

This item is printed on demand - Print on Demand Titel. Neuware -La ley de Moore ha impulsado el aumento de las dimensiones y el rendimiento de los dispositivos electrónicos digitales en los últimos 50 años. Como resultado, los componentes lógicos de un sistema en chip (SoC) han mostrado una espectacular mejora del rendimiento. Por otro lado, las interconexiones en el chip, que antes de la década de 1990 se consideraban únicamente una carga parasitaria, se han convertido en el verdadero cuello de botella del rendimiento debido a la dimensión extremadamente reducida de su sección transversal. Las dimensiones de la sección transversal de las interconexiones, cada vez más reducidas, dan lugar a un aumento de la resistencia. Si se combinan todos estos factores, la degradación de la constante de tiempo RC de los cables metálicos en el chip se vuelve más grave. Como resultado, la continua degradación del rendimiento de las interconexiones de Cu/bajo k en el chip es uno de los mayores retos para mantener viva la ley de Moore, mientras que el escalado de la dimensión de los transistores ha proporcionado una incesante mejora del retardo.VDM Verlag, Dudweiler Landstraße 99, 66123 Saarbrücken 176 pp. Spanisch.

Seller Inventory # 9786204283883

Bibliographic Details

• Title: Red basada en SDM modificada en chip
• Publisher: Ediciones Nuestro Conocimiento Nov 2021
• Publication Date: 2021
• Language: Spanish
• ISBN 10: 620428388X
• ISBN 13: 9786204283883
• Binding: Taschenbuch
• Condition: Neu
• Dimensions: 220W x 150H x 11D millimeters 220 millimeters width by 150 millimeters height by 11 millimeters depth
• Weight: 280 grams

About this title

Synopsis

La ley de Moore ha impulsado el aumento de las dimensiones y el rendimiento de los dispositivos electrónicos digitales en los últimos 50 años. Como resultado, los componentes lógicos de un sistema en chip (SoC) han mostrado una espectacular mejora del rendimiento. Por otro lado, las interconexiones en el chip, que antes de la década de 1990 se consideraban únicamente una carga parasitaria, se han convertido en el verdadero cuello de botella del rendimiento debido a la dimensión extremadamente reducida de su sección transversal. Las dimensiones de la sección transversal de las interconexiones, cada vez más reducidas, dan lugar a un aumento de la resistencia. Si se combinan todos estos factores, la degradación de la constante de tiempo RC de los cables metálicos en el chip se vuelve más grave. Como resultado, la continua degradación del rendimiento de las interconexiones de Cu/bajo k en el chip es uno de los mayores retos para mantener viva la ley de Moore, mientras que el escalado de la dimensión de los transistores ha proporcionado una incesante mejora del retardo.